频道栏目
读书频道 > 软件开发 > 其他综合 > EDA技术与FPGA工程实例开发
3.1.2 Verilog HDL和VHDL的比较
2013-10-08 10:43:14     我来说两句
收藏   我要投稿

本文所属图书 > EDA技术与FPGA工程实例开发

本书共11章,是在教学与实践的基础上编写的。首先系统地介绍了硬件描述语言Verilog HDL的基本语法和常用语句、CPLD FPGA的结构及特点、QuartusⅡ软件的使用及状态机设计等与FPGA开发相关的知识。在此基础上,介  立即去当当网订购

这是一个初学者常感困惑的问题,近10年来,EDA界在对数字逻辑设计中究竟用哪一种硬件描述语言一直争论不休。VHDL发展较早,但是语法严格,不易掌握,而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,对于普遍具有C语言基础的读者来说具有一定的学习优势。Verilog HDL和VHDL相比,VHDL书写规则比Verilog HDL繁琐一些,但VHDL在系统级抽象建模方面要比Verilog HDL强。据统计,目前在高层次数字系统设计领域中,美国应用 Verilog HDL和VHDL的比率是80%和20%;日本、中国台湾与美国差不多;而在欧洲VHDL发展得比较好。中国大陆很多集成电路设计公司都采用Verilog HDL,但VHDL也有一定的市场。从学习的角度来说,其实它们的差别也不大,学会其中一种之后,很快就能学会另外一种。

您对本文章有什么意见或着疑问吗?请到论坛讨论您的关注和建议是我们前行的参考和动力  
上一篇:2.Verilog HDL简介
下一篇:3.2.1 二十进制编码器及Verilog HDL描述
相关文章
图文推荐
排行
热门
最新书评
特别推荐

关于我们 | 联系我们 | 广告服务 | 投资合作 | 版权申明 | 在线帮助 | 网站地图 | 作品发布 | Vip技术培训 | 举报中心

版权所有: 红黑联盟--致力于做实用的IT技术学习网站