使用商业成品（COTS）的部件配置节点虽然快速、简单，但是从生产成本、能耗和系统性能方面考虑，更好的解决方案是定制设计。

如果使用COTS芯片，由于接口的开销，芯片与芯片间的通信会增加系统延迟，同时降低效能。因此，Lester［Jason03］为节点主板开发了一个定制的专用集成电路（Application Specific integrated Circuits，ASIC），称为Spec。通过定制设计，实现了对主要通信原语效率数量级的提升。

Spec比大多数商业节点要小许多。它只有2?5mm的边长，采用0?25μm的 CMOS工艺，还集成了微处理器、SRAM、通信加速引擎和一个900MHz的多信道收发器。

即便其CPU、无线收发器和存储器被设计在一个芯片上，仍需要部分低成本的外置部件，包括晶振、电池、感应器和天线，这样才能构成完整的无线传感器节点。

图2-5给出了Spec的体系结构。CPU核心是一个基本的8位RISC核心，16位指令。含有6个存储块的（各512字节）存储体直接连接到CPU核心。把存储器分块是为了实现指令存储器和数据存储器的平滑集成。除了存储器控制器，CPU核心还连接了一个超低功耗模数转换器、一个加密加速引擎、通用I/O端口、系统时钟、芯片编程模块和无线通信子系统。

无线通信子系统完成以下工作：1）通过精确的发送/接收时间控制，提取或生成数据位；2）通过位组合的匹配找出开始标志（即接收器能够分辨出不同数据单元的界限）；3）形成发送数据流；4）与存储器交换数据；5)实现安全通信，能够自动加（解）密以及执行其他工作。

Lester［Jason03］第一次使用了VHDL(超高速集成电路硬件描述语言)的数字逻辑工具总结出Spec的特点。用VHDL模拟后，再用Ambit Build Gates将高级的VHDL代码映射为National Semiconductor公司提供的标准单元。定制设计节点的布局布线设计工作由Cadence设计公司开发的SE(Silicon Ensemble)软件完成。除了VHDL仿真外，还将Spec下载到Xilinx FPGA上验证其功能。

在很多应用中，Spec的数据处理速度均远远高于Mica。由于集成设计的方法和硬件加速引擎的使用，Spec在功耗方面显示出其极大的优势。由于Spec是一个完全集成的芯片，这就决定了其接口灵活性不如Mica。